Xilinx ISE Design Suite v12.1 System Edition + Key [WL]

˙˙˙ °
ß ˙ ˙˙ ˙ Ż Ż ±
Ż˙˙ ° ²
ÜÜÜÜÜÜ ˙˙Ü ² ß ° ±²Ū²±˙°
Ž±±±°° Ż ˙˙˙˙° °²Ū²° ° ˙˙˙˙˙ Ü ˙ÜÜ ²
Ž²±±±°°° Ż ˙˙˙ ² ˙˙˙˙ÜÜÜÜÜß±ßÜ Üß±±ßÜ ±
Ž²²±±°°°°° Ż ˙˙˙ ° ˙Üß±ŪŪŪŪ ±±ßܱ˙ ±±Ū
Ž²²±±°°°°° Ż °˙ Üß±± ŪŪŪŪ ±°Ū ±°Ū °
Ž²±±±°°° Ż ß ° ± ²ŪŪŪ °°ŪŪŪ °Ū Ü Ū
Ž±±±°° Ż ° ÜÜŪŪŪŪŪŪŪŪ °ŪŪ °°ŪŪŪ°ŪŪ±ßÜ
ßßßßß ² Üß± ±ŪŪŪŪŪŪŪŪŪŪ °ŪŪ °ŪŪŪ°°Ū ±°ŪÜÜ
˙˙˙˙˙˙ Ū Üß±± ÜŪŪÜ °²²²²ŪŪŪŪŪ °ŪŪ °°ŪŪ °Ū °Ū±ßÜ
˙˙˙Ż˙˙˙˙°˙°²Ū˙Ū²° ° ±± Üß±±±±ßÜÜ °²²²²²ŪŪ ²Ū °ŪŪ°°Ū °ŪŪ±Üß ß
˙ ˙˙˙Ū˙ Üß± ± ²²±ÜÜÜ °°°²Ū Ū ²ŪŪ ŪŪ °ŪŪ±Ū
˙ ˙˙˙²˙ Üß ŪŪŪŪŪŪŪŪŪ²²ŪŪŪŪ ² ²ŪŪŪŪ ŪŪ±±Ū˙ ßÜ
Ü ˙ ß ˙° ܱ Ū±±±±±±±±ŪŪŪŪŪ²ŪŪ ²ŪŪŪŪ °ŪŪ±ŪŪ˙ ±Üß
˙ Ż ܱ Ū± ŪŪŪ ŪŪ Ū ŪŪŪ±±ŪŪ ±Üß
ß ˙Ü ° ± Ū± ŪŪŪŪŪ °ŻŽ ŪŪŪ±ŪŪŪ ±±Ū
˙ Ū± ²Ū ŪŪŪŽŪŪ Ū²²²ŪŪ˙°°ŪŪ ßÜ
˙ ÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜ ÜŪŪ ŪŪŪ˙ŪŪ²² ²²ŪŪŪŪ°°ŪŪ ±±±ß
˙˙ Ü°°°±±±²²ŪŪŪŪŪŪŪŪŪ²²²²Ū Ü ŪŪŪŻ˙ŪŪ ²Ū ²˙ŪŪŪŪ°°°°ŪŪ ±ÜÜß
Ū ˙˙˙˙ Ü °°±±²²²ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ Ū˙Ū ŪŪ ŪŪ ŪŪßÜ ŪŪŪŪŪŪŪŪŪŪŪ ±Ū° ßÜ
˙˙˙˙Ż °°ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²˙Ū Ū Ū²ŪŪŪ Ū²ŻŪ ßÜÜÜÜÜÜÜÜÜÜÜÜŪ Üß
˙˙ ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ˙ŪŪŪŪ²ŪŪ² ŪŪ²ŪŪŪ² Üß
Ż ²ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ±Ū²²ŪŪ²² Ū² ˙ŪŪŪŪ°°°°°°°Ūßßß
Ż ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²²²ŪŪŪŪŪ˙²²²ŪŪŪ²° ŪŪ²²˙ŪŪßßßßßßß ±±
Ż ˙°°°ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²²±±°ŪŪŪŪ ŪŪŪ²° Ū Ū²² ˙˙˙˙ ±±Üß
Ż °°˙˙˙°±±±±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ±±° °ŪŪ² °ŪŪ°° ŪŪŪŪ²²²°°°°°°±Üß ˙ß
Ž ±ŪŪŪŪ°±±±±²²²²²ŪŪŪŪŪŪŪŪŪŪŪŪŪŪ±±ŪŪŪŪŪŪ°°°ŪŪ°Ž ŪŪŪ°°°° ŪŪŪŪŪŪŪŪܱß
Ž˙ ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ±±°°ŪŪŪŪ˙˙ °°Ž ŪŪŪŪŪ°°±±±±±°±ÜÜß
Ž˙ °ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²±±°° ŪŪŪŪ° ° Ž°°°ŪŪŪŪŪŪŪŪŪÜß
Ż °°±±±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²±±°°°ŪŪŪŪ ˙ ßÜ
Ż °°°°±±°±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ±Ū²±±˙˙°°ŪŪŪŪŪŪ˙˙˙Ū˙˙ßÜ˙˙ ˙˙˙˙˙˙˙˙˙Ż
ŪŪ °°±±° ±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²±±°˙˙°°°ŪŪŪŪ˙˙²Ū ˙˙˙ßß
ŪŪŪŪ° ²²ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ±±°˙˙°°°ŪŪŪŪŪ²Ž ˙˙˙˙˙˙˙˙˙˙˙˙˙ß
ŻŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ°°°˙˙˙° ŪŪ²² ° ˙˙˙˙˙Ż˙˙˙˙°
Ż ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ˙˙˙˙ ˙˙ Ž
Ż±±±±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ ß˙˙˙˙˙°˙˙˙˙˙˙ ß
Ż±²²±°°°ŪŪŪŪŪŪŪŪŪŪŪŪ²²ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²± Ž ˙˙˙˙˙˙²
ŻŪŪ²²±±°° ŪŪŪŪŪŪŪŪŪŪ²±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ ²² ˙˙˙˙ß
ŻŻŪŪŪ²±±°°° ŪŪŪŪŪŪŪŪ²±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²ŪŪŪŪŪŪŪ²²²Ž °˙°²ŻŪŽ²°˙°
Ż˙˙ ŪŪŪŪŪŪ° ŪŪŪŪŪ²±±±ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ°ŪŪŪŪ ˙˙˙˙Ü˙˙°
Ż ˙˙ ŪŪŪŪŪŪŪ°°° Ū°ŪŪ²² ± ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ Ž ˙˙˙ ²˙˙°
Ż°°˙˙ ŪŪŪŪŪŪŪŪ° ŪŪŪŪ±± ŪŪŪŪŪŪŪŪŪŪŪŪ²°ŪŪ²²²²² ˙ß˙˙˙˙ ˙˙°
Ż°° ŪŪŪŪŪŪŪ°°° ŪŪŪŪŪ ŪŪŪŪŪŪŪŪŪŪ ²²²Ž °˙˙˙˙˙˙˙˙˙ °
Ż°° ŪŪŪŪŪŪŪŪ°° ŪŪŪŪŪ ²ŪŪŪŪŪŪŪ° °˙˙±ß˙ Ū
Ż°° ŪŪŪŪŪŪŪŪŪŪŪ°°° ŪŪŪŪŪ ŪŪŪ²²Ž ² ²
Ü°°° ŪŪŪŪŪŪŪŪŪŪ°°°°°°° ŪŪŪŪŪŪŪŪŪ ° ²Ū² ° ÜÜÜ
Ż ÜŪ°°° ŪŪ ŪŪŪŪŪŪŪŪŪŪŪŪŪ° Ū²²²Ž ² Ž²±±Ż
ÜŪ° ŪŪŪ ŪŪŪŪŪŪŪŪŪŪŪŪŪ°° Ž²²±±°Ż
ܲŪ± ŪŪŪŪ ŪŪŪŪŪŪŪŪŪ²²²²²²°°°° Ž ° °° ±²Ž²±±°°Ż²±˙°°
ß Ü ²ŪŪ ŪŪŪŪ °ŪŪŪ²²²° Ž Ž²±°° Ż
Ü ÜܱŪŪ± ŪŪŪŪŪŪŪ ŪŪŪŽÜ Ż Ž²° Ż
ÜÜÜÜŪŪ±° ˙ Ū Ü Ū ßßß
Ü ÜÜ Ü Ü Ü Ü ²
Ż Ü ±
Ż
Ü Ü Ż °
Ż Ż Ü °
Ż
Ü Ü Ü Ż
²Ū Ü
²ŪŪŪŪŪŪŪ ²ŪŪŪ ²ŪŪŪŪ ŪŪŪŪŪ ²ŪŪŪŪŪŪŪŪŪŪŪ ²ŪŪŪŪ ²ŪŪŪŪŪŪ
²ŪŪŪ Ü ŪŪŪ ²ŪŪŪŪŪŪŪŪŪŪŪ²ŪŪŪŪ ŪŪ ²ŪŪŪŪ ŪŪŪŪ ²ŪŪŪŪŪ Ż ²²ŪŪŪŪ
²ŪŪŪŪ²ŪŪŪŪŪ ²ŪŪŪŪ ŪŪ²ŪŪŪ Ż ŪŪ ²ŪŪ Ü ŪŪŪ Ü ²ŪŪ ²Ū ²ŪŪŪŪ
²ŪŪŪŪ Ü ²ŪŪ Ż Ū²ŪŪŪ Ü ŪŪ ²ŪŪŪŪ ŪŪŪ ²Ū ²ŪŪ ²ŪŪŪŪ
²ŪŪŪŪŪŪŪ ²ŪŪŪ ŪŪŪŪ²ŪŪŪ ŪŪŪ ²ŪŪŪŪŪŪŪŪŪŪŪ ²ŪŪ ²ŪŪŪ ²ŪŪŪŪ
ÜÜÜ ŪŪŪŪŪ ²ŪŪŪŪŪŪŪŪŪ ²ŪŪŪŪŪŪŪŪŪŪŪŪ ²ŪŪŪ ŪŪŪ ²ŪŪŪŪŪŪŪŪ ²ŪŪŪ ²ŪŪŪŪŪ
²ŪŪŪŪ ²ŪŪŪŪ ²ŪŪŪ ŪŪŪŪ ²ŪŪŪŪŪŪŪŪ ²ŪŪŪ ŪŪŪŽŪŪŪŪ ²ŪŪ ²ŪŪŪ ²ŪŪ ²ŪŪŪŪŪ
²ŪŪŪŪŪ ²ŪŪŪŪ ²ŪŪŪ ²ŪŪŪ ²ŪŪŪ ŪŪŪŽŪŪŪŪ²²²Ū ²ŪŪŪ ²ŪŪŪ ²ŪŪ Ū
²ŪŪŪŪ ²ŪŪŪ ²ŪŪŪŪ ²ŪŪŪŪŪ ²ŪŪŪŪ ŪŪŪ ŪŪŪŪ²ŪŪŪ ²ŪŪŪŪ ²ŪŪŪ ŪŪ
²ŪŪ ²ŪŪŪ ²ŪŪŪŪ Ü ²ŪŪŪŪŪŪŪŪŪ ²ŪŪŪŪŪ ŪŪŪ ŪŪ ²ŪŪŪŪŪ ²ŪŪŪŪŪ²ŪŪŪŪŪŪŪŪŪ
²ŪŪŪŪŪŪ ²ŪŪŪŪŪ ŪŪŪŪ
Ü Ż Ż Ż Ü Ü
ÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜ
Ū °°±²Ż °°°°°±±±±±²²²²² THE SPYRAL GALAXY ²²²²²±±±±±°°°°° Ž²±°° Ū
Ū °°±²ŻßßßßßßßßßßßßßßßßßÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜßßßßßßßßßßßßßßßßߎ²±°° Ū
Ū°°±²Ż Ž²±°°Ū
Ū°±²Ż [ PROUDLY PRESENTS ] Ž²±°Ū
Ū±²Ż Ž²±Ū
Ū²Ż Ž²Ū
Ū²Ż Ž²Ū
Ū±Ż ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ Ž±Ū
Ū±Ż ÜÜÜÜ°² Ü°²Ü°²Ü°²Ü°²Ü°²Ü °²ŪŽŻŪ²° ܲ°Ü ²Ü ²Ü ²Ü ²Ü ²Ü ²ÜÜÜÜ Ž±Ū
Ū°Ż °°°±±ŪŻ±±±ŻÜ°²Ü°²Ü°²Ü°²Ü°²Ü°²Ü°²Ū±±Ū²°Ü²°Ü²°Ü²°Ü²°Ü²°Ü²°Ü²°Ž±±±ŽŪ±±°°° Ž°Ū
Ū°Ż °°°±±ŪŻ±ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß±ŽŪ±±°°° Ž°Ū
ÜÜÜÜÜÜÜÜÜÜÜŻ±Ż Ž±ŽÜÜÜÜÜÜÜÜÜÜÜ
Ū²²²±±±±°°ŪŻ±Ż ISE Design Suite v12.1 System Edition Ž±ŽŪ°°±±±±²²²Ū
Ū±±±±°°°±±ŪŻ±Ż (c) Xilinx Inc. Ž±ŽŪ±±°°°±±±±Ū
Ū°Ż °°°±±ŪŻ±ÜÜ ÜܱŽŪ±±°°° Ž°Ū
Ū°Ż °°°±±ŪŻ±±±Ż Ž±±±ŽŪ±±°°° Ž°Ū
Ū°Ż ßßßß ßßßß Ž°Ū
Ū°Ż Ž°Ū
Ū°Ż Type ..... : FPGA Ž°Ū
Ū°Ż Date ..... : 05/2010 Ž°Ū
Ū°Ż Size ..... : 60x50MB Ž°Ū
Ū°Ż OS ....... : Windows 32/64bit Ž°Ū
Ū°Ż Ž°Ū
Ū°Ż Ž°Ū
Ū°Ż Ž°Ū
Ū°Ż ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ Ž°Ū
Ū°Ż ÜÜÜÜ°² Ü°²Ü°²Ü°²Ü°²Ü°²Ü °²ŪŽŻŪ²° ܲ°Ü ²Ü ²Ü ²Ü ²Ü ²Ü ²ÜÜÜÜ Ž°Ū
Ū°Ż °°°±±ŪŻ±±±ŻÜ°²Ü°²Ü°²Ü°²Ü°²Ü°²Ü°²Ū±±Ū²°Ü²°Ü²°Ü²°Ü²°Ü²°Ü²°Ü²°Ž±±±ŽŪ±±°°° Ž°Ū
Ū°Ż °°°±±ŪŻ±ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß±ŽŪ±±°°° Ž°Ū
ÜÜÜÜÜÜÜÜÜÜÜŻ±Ż Ž±ŽÜÜÜÜÜÜÜÜÜÜÜ
Ū²²²±±±±°°ŪŻ±Ż Ž±ŽŪ°°±±±±²²²Ū
Ū±±±±°°°±±ŪŻ±Ż Ž±ŽŪ±±°°°°±±±Ū
Ū°Ż °°°±±ŪŻ±ÜÜÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÜܱŽŪ±±°°°° Ž°Ū
Ū°Ż °°°±±ŪŻ±±±ŪŪŪŪŪŪŪŪŪŪŪŪ²° [ RELEASE NOTES ] °²ŪŪŪŪŪŪŪŪŪŪŪŪ±±±ŽŪ±±°°°° Ž°Ū
Ū°Ż ßßßßÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄßßßß Ž°Ū
Ū°Ż Ž°Ū

Xilinx introduced the ISE® Design Suite 12 software to enable
breakthrough optimizations for power and cost with greater design
productivity. For the first time, ISE design tools deliver 'intelligent'
clock-gating technology that reduces dynamic power consumption by as
much as 30 percent. The new suite also provides advances in
timing-driven design preservation, AMBA 4 AXI4-complaint IP support for
plug-and-play design, and an intuitive design flow with
fourth-generation partial reconfiguration capabilities that lowers
system cost for a broad range of high performance applications.

With full production support for all Xilinx® Virtex®-6 and Spartan®-6
FPGA families, the ISE 12 release continues its evolution as the
industry's only domain-specific design suite with interoperable design
flows and tool configurations for logic, digital signal processing
(DSP), embedded processing, and system-level design. In addition, Xilinx
incorporated a number of software infrastructure and methodology
enhancements that improve run time, streamline system integration, and
expand IP interoperability across its latest generation device families
and Targeted Design Platforms.

Intelligent Automation for Power Optimization

ISE Design Suite 12 introduces the FPGA industry's first intelligent
clock-gating technology with fully automated analysis and fine-grain
(logic slice) optimization capabilities specifically developed to reduce
the number of transitions, a primary contributing factor of dynamic
power dissipation in digital designs. The technology works by analyzing
designs using a series of unique algorithms to detect sequential
elements...

http://www.xilinx.com/tools/designtools.htm


Ū°Ż Ž°Ū
Ū°Ż ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ Ž°Ū
Ū°Ż ÜÜÜÜ°² Ü°²Ü°²Ü°²Ü°²Ü°²Ü °²ŪŽŻŪ²° ܲ°Ü ²Ü ²Ü ²Ü ²Ü ²Ü ²ÜÜÜÜ Ž°Ū
Ū°Ż °°°±±ŪŻ±±±ŻÜ°²Ü°²Ü°²Ü°²Ü°²Ü°²Ü°²Ū±±Ū²°Ü²°Ü²°Ü²°Ü²°Ü²°Ü²°Ü²°Ž±±±ŽŪ±±°°° Ž°Ū
Ū°Ż °°°±±ŪŻ±ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß ßß±ŽŪ±±°°° Ž°Ū
ÜÜÜÜÜÜÜÜÜÜÜŻ±Ż Ž±ŽÜÜÜÜÜÜÜÜÜÜÜ
Ū²²²±±±±°°ŪŻ±Ż Ž±ŽŪ°°±±±±²²²Ū
Ū±±±±°°°±±ŪŻ±Ż Ž±ŽŪ±±°°°°±±±Ū
Ū°Ż °°°±±ŪŻ±ÜÜÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÜܱŽŪ±±°°°° Ž°Ū
Ū°Ż °°°±±ŪŻ±±±ŪŪŪŪŪŪŪŪŪŪŪŪ²° [ INSTALLATION ] °²ŪŪŪŪŪŪŪŪŪŪŪŪ±±±ŽŪ±±°°°° Ž°Ū
Ū°Ż ßßßßÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄßßßß Ž°Ū
Ū°Ż Ž°Ū
Ū°Ż Unrar, burn/mount, install and select System Edition. Check /SPYRAL Ž°Ū
Ū°Ż Ž°Ū
Ū°Ż Ž°Ū
Ū°ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ°Ū
Ū°°°²ŪŪŪŪŪŪŪŪŪŪŪŪ²° [ Locked in a gravitational spin ] °²ŪŪŪŪŪŪŪŪŪŪŪŪ²°°°±Ū
Ū±ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄıŪ
Ū±Ż ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŻŻŻŻŻŻŻŻŻŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ Ž±Ū
Ū²Ż Ž²²²²²²²²²²²²²²²²²ŻŪŪŪŪŪŪŪŪŪŽ²²²²²²²²²²²²²²²²²Ż Ž²Ū
Ū²Ż Ž²²° °±²ßßßßßßßßßßŪŪ²²±°Ū°±²²ŪŪßßßßßßßßßß²±° °²²Ż Ž²Ū
Ū±²Ż Ž²²° °±²ßŪ Ū Ū Ū ŪŻ±±±±±Ž²Ž±±±±±ŽŪ Ū Ū Ū Ūß²±° °²²Ż Ž²±Ū
Ū°±²Ż Ž²²° °±²ß°°°°°°°°°Ż±±±±±Ž²²²Ž±±±±±Ž°°°°°°°°°ß²±° °²²Ż Ž²±°Ū
Ū°°±²Ż Ž²²° °±²ßŪŪŪŪŪŪŪŪŪŻ²²²²²Ž±±±±±Ž²²²²²ŽŪŪŪŪŪŪŪŪŪß²±° °²²Ż Ž²±°°Ū
Ū °°±²Ż Ž²²° °±²ß²²²²²²²²²Ż²²²²²Ž±±±±±±±Ž²²²²²Ž²²²²²²²²²ß²±° °²²Ż Ž²±°° Ū
Ū °°±²Ż Ž²²° °±²ß°°°°°°°°°ŻŪŪŪŪŪŽ°°°°°°°°° ŪŪŪŪŪŽ°°°°°°°°°ß²±° °²²Ż Ž²±°° Ū
ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ²²²²±±±±°°°° ascii by: PushX2WiN °°°°±±±±²²²²ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ
ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ
ŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪŪ